Разработка VHDL-описаний СБИС в подсистеме Renoir САПР FPGA Advantage

після оплати (24/7)
(для всіх пристроїв)
(в т.ч. для Apple та Android)
Цикл лабораторних робіт з освоєння студентами методів проектування спеціалізованих надвеликих інтегральних схем (СБІС) на основі ПЛІС і у вигляді замовних мікросхем підготовлений співробітниками кафедри конструювання електронних засобів (КЕС) Таганрозького державного радіотехнічного університету (ТРТУ). У роботі викладаються відомості, необхідні для опису проектів спеціалізованих НВІС мовою VHDL в підсистемі Renoir САПР FPGA Advantage Mentor Graphics. Описані можливості підсистеми Renoir, графічний інтерфейс, файлова організація проектів, маршрути синтезу і генерації VHDL-описів, особливості роботи з VHDL-бібліотеками, зв'язок підсистеми Renoir з підсистемами Model. Sim і Leonardo Spectrum САПР FPGA Advantage.
LF/320330498/R
Характеристики
- ФІО Автора
- Рындин Е.А.
и др. - Мова
- Російська
- Дата виходу
- 2002